用于2.5D/3D IC封装的定点冷却的热电冷却器(TEC)

作者: 梅勒妮·博谢敏,马德胡苏丹·延加尔,克里 CNPIM 2019年12月31日

发明人:梅勒妮·博谢敏,马德胡苏丹·延加尔,克里
专利权人:谷歌有限责任公司
公开日:2019-12-31
公开号:CN110637360A
专利类别:发明公开
下载地址:见页末

摘要:虽然使用2 5D 3D封装技术产生紧凑型IC封装,但是其同样针对热管理出现挑战。根据本公开的集成组件封装提供了一种用于包括与多个低功率组件集成的高功率组件的2 5D 3D IC封装的热管理解决方案。由本公开提供的所述热解决方案包括传统的散热器或者冷平板的被动式冷却和热电冷却(TEC)元件的主动式冷却的混合。根据本公开的某些方法包括:在包括位于邻近于高功率组件的多个低功率组件的IC封装中在正常操作期间控制温度,其中,所述高功率组件在正常操作期间相对于所述低功率组件中的每个低功率组件产生更多的热量。

1.一种集成组件封装,包括:耦合至封装基板的表面的多个低功率组件和高功率组件,其中,所述低功率组件位于邻近于所述高功率组件,所述多个低功率组件和所述高功率组件中的每一个在正常操作期间产生热,并且所述高功率组件在正常操作期间相对于所述低功率组件中的每个低功率组件产生更多的热量;封装盖,所述封装盖耦合至所述封装基板并且覆盖所述多个低功率组件和所述高功率组件;冷平板,所述冷平板物理地热耦合至所述封装盖,所述冷平板包括基部表面和顶部表面,其中,所述顶部表面相对于所述封装盖与所述基部表面相对;以及多个热电冷却TEC元件,其中,在所述集成组件封装内调整所述TEC元件的大小并且定位所述TEC元件,使得在与所述低功率组件和所述高功率组件所耦合的所述基板的所述表面垂直的方向中突出的相应TEC元件的占用区的至少实质部分与所述低功率组件中的至少一个低功率组件重叠,并且在与所述低功率组件和所述高功率组件所耦合的所述基板的所述表面垂直的所述方向中突出的所述TEC元件的所述占用区中基本上没有部分与所述高功率组件基本上重叠。
内容未完全展示,请下载附件查看


下载地址:限时免费下载(右键另存为)
如下载链接失效,请联系管理员。




点击加载全文

本文阅读量:

声明:本文由用户投稿,信息来源于谷歌有限责任公司,仅用于学习和技术交流,观点仅代表作者本人,不代表CNPIM立场。如有侵权或其他问题,请联系本站处理。

技术支持:CNPIM.COM